做完 Automatic Placement & Routing (APR) 後，要產生 netlist 進行 LVS。
如果 IC 內部有 analog macro，analog macro 中也有用到 standard cell 的話，可能會發現 virtuoso 轉出的 netlist 中的 pin order 和 standard cell library 中的定義不一致。
解決方式為：
1. 在執行 virtuoso 的目錄下建立一個名為 .simrc 的檔案
2. 在檔案中加入以下文字 auCdlCDFPinCntrl=t
[桃園] 石門山 551m
[新竹] 十八尖山 130m
[新竹] 鵝公髻山 1,579m
[苗栗] 火炎山 596m
[苗栗] 哈堪尼山加里山縱走 2,220m
[新竹] 觀霧國家森林遊樂區
榛山步道
雲霧步道
觀霧瀑布步道
檜山巨木群步道
[台中] 鳶嘴山 2,180m
[台南] 糖子恩山 642m
安裝 Icarus： sudo apt-get install iverilog
安裝 GTKWave： sudo apt-get install gtkwave
使用方式：
1. 編譯： iverilog -o out test.v
iverilog -o out -s top_module -c file_list.txt
iverilog -o out test.v -Dmacro=value
2. 模擬與產生波形檔： vvp -n out -lxt2
3. 開啟波形檔： gtkwave wave.vcd &
testbench 中需加入以下指令以產生波形檔
initial begin
$dumpfile("wave.vcd");
$dumpvars;
end
由於我的晶片內部有 0.9V 和 3.3V 不同的電壓區域，在使用 ICC 進行 routing 時，預設的 minimum spacing 是針對兩條線都是同電壓的情況，假如兩條線不同電壓，他們的 minimum spacing 會稍微大一點。為了避免不同電壓的繞線發生 DRC error，需要針對不同的線設置 routing rule。以下程式先定義一個稱為 MVDD 的 routing rule，將 M1~M5 的 minimum spacing 設定為 0.1um。接下來將此 routing rule 套用到所有連接至 macroA 的 net 上。
在 standard IO library中，一般用來送 core power 的 PAD，常見名稱為 PVDD1DGZ、PVSS1DGZ。他們的 pin 在libray 中有被定義為 power pin，因此 ICC 可以辨認出來他們是 power pin。
但是 PVDD1DGZ 只能用來送 core VDD，一般電壓比較低，假如我們需要從外部送進一個比較高的電壓，就需要使用能夠承受較高電壓的 analog PAD，但是有些 PAD 的 pin 在 library 中是被定義為 signal pin，可能原先並非被設計用來送 power 的。
當我們用這種 PAD 來送 power 時，會遇到一些問題。
1. derive_pg_connection 無法將 power net 連接到 power pad 上，會顯示 PAD pin 無效的訊息。原因就是因為 PAD pin 在 library 中並未被定義成 power pin。解決方法是改用 connect_net VDD33A [get_pin VDD33A_*/AVDD] 其中 VDD33A 是 power net 的名稱，VDD33A_* 是 power pad 的名稱，AVDD 是他的 pin name。
2. 當我們用以上的方法將 power net 和 power pad 連起來以後，會遇到第二個問題。由於 power net 是我們在 ICC 中創造出來的，ICC 可以辨認出他是 power，但 power pad 的 pin 卻無法被辨認為 power pin。因此當我們進行 connect_tie_cells 時，ICC 會認為 VDD33A_*/AVDD 是一個 signal pin，但是他被連接到 power，因此 ICC 會將所有的 VDD33A_*/AVDD 連接 tie cell。解決方法是在 connect_tie_cells 時，用 -objects [remove_from_collection [get_cells -hier *] [get_cells VDD33A_*]] 將所有的VDD33A_* pad 排除。
