當我們要將設計好的電路進行製造之前，我們要進行 layout，也就是畫出電路的佈局圖。在進行 pre-simulation 時，電路模型是很理想的情況，不會考慮導線上的寄生電阻和電容，當我們進行佈局時，導線的長、寬、間距就會影響到這條導線的電阻和電容值。
一般導線的電阻值是由小方塊的導線電阻去計算出來的，這個小方塊的導線電阻稱為 sheet resistance。在製程文件裡面，通常會看到 sheet resistance 與 W/S 有關，其中 W 即是小方塊導線的寬度，而 S 則是導線與其他導線的間距。
導線之間的間距影響的應該是電容值吧？為什麼會影響電阻值呢？
原因與半導體製造的過程有關，一條導線是單獨存在，還是旁邊有其它導線存在，會影響製造時蝕刻的速率，造成金屬線的特性產生差異。
Reference
