Chiplet
要了解什麼是 Chiplet (小晶片)，首先可以先看一下兩個不同的名詞：System on a Chip (SoC) 和 System on a Wafer (SoW)。顧名思義，SoC 是將一個系統，包含處理器、記憶體、其他周邊裝置，使用積體電路技術，製造在同一個晶片上。由於 SoC 的發展，智慧型手機等行動裝置或其他電子產品，體積越來越小，功能卻越來越多元。
然而，這麼多功能需要有不同的電路區塊來實現，SoC 將所有的電路區塊都放在同一個晶片上，也因此要求所有的電路都必需以相同的半導體製程來實現，例如某一個晶片是用 7 奈米製程實現，那麼在此晶片上所有電路都必需使用 7 奈米製程。
而 SoW 是最近興起的新方法，由於先進封裝技術的發展，例如台積電的 CoWoS 和 InFO，我們開始能夠將不同製程製造出來的晶片，透過封裝技術，在一個矽基板 (silicon interposer) 上連接起來。這些晶片可以由不同的製程節點製造，例如，要求高效能的晶片，可以使用 7 奈米，而某些有成本考量的，可以使用較成熟的製程來製造。甚至，運用 SoW 技術，能夠實現異質整合，亦即有些晶片可以採用特殊製程製作，例如 DRAM 或類比晶片，接著再用 SoW 技術將他與邏輯製程晶片如 CPU 等進行封裝。
CoWos
Source: Goel, S. K. (2012, November). Test challenges in designing complex 3D chips: What in on the horizon for EDA industry?: Designer track. In 2012 IEEE/ACM International Conference on Computer-Aided Design (ICCAD) (pp. 273-273). IEEE.
Source: Lin, L., Yeh, T. C., Wu, J. L., Lu, G., Tsai, T. F., Chen, L., & Xu, A. T. (2013, May). Reliability characterization of chip-on-wafer-on-substrate (CoWoS) 3D IC integration technology. In 2013 IEEE 63rd Electronic Components and Technology Conference (pp. 366-371). IEEE.
InFO
Source: Tseng, C. F., Liu, C. S., Wu, C. H., & Yu, D. (2016, May). InFO (wafer level integrated fan-out) technology. In 2016 IEEE 66th Electronic Components and Technology Conference (ECTC) (pp. 1-6). IEEE.
了解了 SoW 後，我們就明白，目前的 IC 製造已擺脫了過去的限制，一個系統上的許多電路區塊，可以依照需求分成許多的 chiplet (小晶片)，而這些小晶片可以使用不同的製程來製造，並使用封裝技術在一個矽基板上連接起來。
挑戰
根據 Intel 的觀點，chiplet 的發展面臨以下幾個挑戰。- 裸晶 (bare die) 測試方法：沒有封裝時，由於裸晶接腳更小，探針卡需要更精密。測試機台要能提供足夠的 power，並將 power 送入裸晶中。以及每一個 chiplet 必須能夠被獨立的測試；在過去 SoC 當中，某些電路區塊可能仰賴其他電路區塊提供 clock 等訊號；在 chiplet 測試中，每一個 chiplet 則必須能夠獨立運作。
- 供電 (power) 及散熱 (thermal) 問題。
相關組織
Chiplet 的發展，受到美國國防高等研究計畫署 (DARPA) 下的 CHIPS (Common Heteregeneous Integration and IP Reuse Strategies) 計畫支持。此外，ODSA (Open Domain-Specific Architectures) 計畫是產業界相關的企業共同成立，提供一個平台讓企業共同討論 chiplet 及封裝層級整合 (package level integration) 未來的發展方向。Reference
Intel's View of the Chiplet Revolution
